Extensions cryptographiques pour processeurs embarqués - Equipe Hardware ARchitectures and CAD tools
Theses Year : 2024

Cryptographic extensions for embedded processors

Extensions cryptographiques pour processeurs embarqués

Abstract

Implementations of cryptosystems, even mathematically robust ones, are likely to leak information through the observation of side channels (e.g., energy consumption). Side channel analysis (SCA) attacks exploit potential correlations between measured physical values and operations or operands processed in the circuit to recover sensitive data. Masking is a common counter-measure to protect software or hardware systems against SCA attacks. However, pure software masking leads to important overheads in terms of code size and execution time while it does not always achieve the expected security level due to leaks in the processor micro-architecture. In this thesis, we developed several extensions of the RISC-V instruction set to protect cryptosystems against SCA attacks using high-order masking. We also proposed a hardware/software masking solution at high orders with flexibility at both hardware synthesis time and software compilation time for various cost/performance tradeoffs. Our solutions have been implemented on the RISC-V CV32E40P processor, then validated and evaluated on FPGA.
Les implémentations de cryptosystèmes, même robustes mathématiquement, sont susceptibles de divulguer des informations via l’observation de canaux auxiliaires (par exemple la consommation d’énergie). Les attaques par analyse des canaux auxiliaires (SCA) exploitent de potentielles corrélations entre des valeurs physiques mesurées et des opérations et opérandes traitées dans le circuit pour récupérer des données sensibles. Le masquage est une contre-mesure couramment utilisée pour protéger des systèmes logiciels et/ou matériels contre certaines attaques SCA. Cependant, la mise en œuvre purement logiciel du masquage impose un surcoût important en termes de tailles de code et temps de calcul, et n’atteint pas toujours le niveau de sécurité attendu en raison de fuites liées à la micro-architecture des processeurs. Dans cette thèse, nous avons développé différentes extensions du jeu d’instructions RISC-V afin de protéger les cryptosystèmes contre des attaques SCA en utilisant un masquage d’ordre élevé. Nous proposons également une solution de masquage matériel/logiciel pour masquer à des ordres élevés avec une grande flexibilité au moment de la synthèse et de la compilation logicielle pour divers compromis coût/performance. Nos solutions ont été implémentées sur le processeur RISC-V CV32E40P, puis validées et évaluées sur FPGA.
Fichier principal
Vignette du fichier
these_lozachmeur_fabrice.pdf (3.67 Mo) Télécharger le fichier
these_slide_lozachmeur_fabrice.pdf (1.04 Mo) Télécharger le fichier
Origin Files produced by the author(s)

Dates and versions

tel-04427373 , version 1 (30-01-2024)

Licence

Identifiers

  • HAL Id : tel-04427373 , version 1

Cite

Fabrice Lozachmeur. Extensions cryptographiques pour processeurs embarqués. Informatique [cs]. Université Bretagne Sud, 2024. Français. ⟨NNT : ⟩. ⟨tel-04427373⟩
73 View
81 Download

Share

More